结语

  • 市场增长：受对复杂SoC和AI芯片的需求推动，预计到2030年，全球电子设计自动化（EDA）市场将达到显著增长。
  • 核心功能：EDA 不仅仅是绘制电路图；它还包括仿真、验证和制造分析，以防止代价高昂的芯片故障。
  • 晶圆厂集成：现代 EDA 工具弥合了设计与晶圆厂之间的差距，对面向制造的设计 (DFM) 和良率产生了重大影响。
  • 未来科技：人工智能和机器学习正在重塑EDA，实现平面图规划自动化，并将设计周期从数月缩短至数周。
  • 战略价值：对于晶圆厂经理和首席技术官来说，集成强大的 EDA 工作流程对于维持产能和应对向埃格斯特朗时代节点的过渡至关重要。

介绍

根据 Grand View Research (2023) 的一份报告，2022 年全球电子设计自动化 (EDA)市场规模超过 11 亿美元，预计从 2023 年到 2030 年将以 9.1% 的复合年增长率 (CAGR) 增长。仅仅为了确定晶体管的布局，就要花费这么多钱在软件上，这确实令人咋舌。但考虑到一次尖端晶圆生产的成本可能高达数百万美元，在技术路线图上投入巨资就显得合情合理了。

现代微芯片就像建在指甲盖上的城市。我们说的是数十亿个晶体管被塞进比邮票还小的空间里。手动管理如此复杂的系统是不可能的，就像试图记住纽约市所有电话号码一样。而这正是EDA半导体工具的用武之地。它们扮演着半导体行业的建筑师、结构工程师和安全检查员的角色。

对于正在阅读本文的晶圆厂经理和自动化工程师来说，你们都知道，设计阶段和制造阶段过去就像是礼貌的陌生人，彼此只是隔着房间挥挥手。而现在，它们必须成为最好的朋友。EDA软件输出的数据直接影响着设备校准、良率提升以及洁净室的整体效率。

半导体制造中的EDA

半导体制造中的EDA是什么？

对于不熟悉的人来说，EDA 看起来像是一款非常复杂的绘图软件。但如果问起 EDA 在半导体工作流程中的作用，就会发现它蕴含着更深层次的功能。EDA 是一类用于设计电子系统（例如集成电路 (IC) 和印刷电路板 (PCB)）的软件工具。

不仅仅是绘制电路图

早期，芯片设计主要靠手工完成。工程师们用胶带和聚酯薄膜来绘制电路布局。如果出错，就只能用美工刀进行修正。如今，EDA（电子设计自动化）则与物理学和逻辑学息息相关。

该软件模拟电流在金属和硅中的传播方式，预测热耗散，并检查到达A点的信号能否在时钟周期结束前到达B点。它模拟的是光子撞击光刻胶层之前很久发生的现实过程。

设计与制造之间的桥梁

对于工厂负责人和OEM模具制造商而言，EDA指的是机器最终接收到的一系列指令。EDA流程的输出结果通常是GDSII或OASIS文件，它是扫描仪用来打印图案的蓝图。

如果EDA工具没有考虑到光刻设备的物理限制，芯片就会失败。正是这种关联性使得“面向制造的设计”（DFM）成为一个真正有意义的热门词汇。软件必须了解硬件的性能。

摩尔定律的引擎：为什么EDA半导体工具至关重要

摩尔定律指出，微芯片上的晶体管数量大约每两年翻一番。然而，要维持这一定律却变得异常困难。我们正与物理定律抗衡，而物理定律向来严苛。

应对难以想象的复杂性

苹果公司的M2 Ultra芯片由134亿个晶体管组成。人脑无法理解实现这种复杂连接所需的复杂程度。半导体EDA平台通过抽象化来管理这种复杂性。

工程师设计高层行为，软件将其转化为逻辑门，然后再转化为物理布局。它实现了繁琐工作的自动化。如果没有自动化，设计一个现代GPU将耗费数百年时间。我们没有那么多时间；假日购物季即将到来。

降低“宣传”成本

在芯片行业中，“重新制版”指的是对硅片进行修改。如果你流片、生产芯片后发现有缺陷，就需要重新制版。

根据 Synopsys (2023) 的数据，在先进制程节点（例如 5nm 或 3nm）上进行重新制程可能会耗资数千万美元，并使产品延期 6 到 9 个月。这对产品经理来说，无疑是职业生涯的终结。电子设计自动化软件的主要作用是确保芯片在仿真中能够正常工作，从而避免在晶圆厂生产中浪费资金。

电子设计自动化软件的关键组成部分

EDA生态系统非常庞大，但通常可以分为三个关键阶段。了解这些阶段有助于自动化工程师了解他们的设备数据最终会在哪些方面反馈到设计流程中。

逻辑设计与综合

这是“它做什么？”阶段。工程师使用Verilog或VHDL等语言编写代码来描述芯片的行为。然后，EDA设计软件会读取这些代码并进行“综合”。

你可以把它想象成编译计算机程序的代码，但软件不是将其转换成机器代码，而是将其转换成网表，网表是一个包含大量逻辑门及其连接方式的列表。

物理设计（场地和路线）

这就是“放置位置”阶段。软件会处理这数十亿个逻辑门，并计算出它们在硅片上的放置位置。

它模拟了一款俄罗斯方块游戏，其中方块极其微小，而且都会产生热量。“路由”部分涉及用铜线连接这些门，同时避免短路或延迟。这一步骤计算量巨大，通常需要在大型服务器集群上运行。

使用EDA半导体工具进行验证和签核

在文件送往工厂之前，设计图会经过物理检查。

  • DRC（设计规则检查）：导线之间的间距是否满足代工厂的最小要求？
  • LVS（布局与原理图）：实际的物理布局与逻辑设计是否一致？

如果软件显示“通过”，则设计方案已验收。如果显示“失败”，则说明有人加班了。

EDA软件与工厂自动化的交集

艾诺系统公司正是在这里加入讨论。长期以来，EDA（电子设计自动化）领域一直处于孤立状态。如今，工业4.0正在为这个孤立领域搭建桥梁。

利用收益率数据完善闭环

晶圆厂每天通过SECS/GEM和其他协议生成TB级数据。智能工厂现在能够获取芯片良率数据，了解芯片失效的位置和原因，并将这些信息反馈到EDA半导体环境中。

如果某种特定的布局模式持续导致蚀刻或沉积腔出现缺陷，则可以更新EDA工具，将该模式标记为未来设计中的“风险”模式。这形成了一个学习循环：工厂教会设计软件如何改进。

制造设计 (DFM)

DFM（面向制造的设计）是一门修改设计使其更易于建造的艺术。它包括：

  • 添加冗余过孔以确保连接。
  • 调整导线宽度以补偿光刻工艺偏差。

自动化工程师和设备制造商在此过程中扮演着重要角色。工具集的功能决定了可制造性设计 (DFM) 规则。如果您的新型蚀刻机精度更高，则可以在 EDA 软件中更新 DFM 规则，以实现更紧密的芯片封装，从而在每片晶圆上获得更多芯片。

行业永不停歇。随着我们迈向2纳米制程节点和埃级计算时代，相关工具也在不断发展。

设计中的人工智能和机器学习

人工智能正在为人工智能设计芯片。这非常具有元认知意义。根据德勤2023年的一份报告，顶尖半导体公司正在其EDA工具中使用人工智能来优化布局规划。

人工智能可以在数小时内探索数百万种潜在布局，而人类工程师团队则需要数周时间才能完成这项任务。它还能发现人类容易忽略的效率提升点，从而降低能耗和芯片面积。

芯片组和先进封装

我们目前已经达到了单个芯片上可印刷图案的尺寸极限（光罩尺寸极限）。解决方案是采用芯片组技术，将更小的芯片像乐高积木一样堆叠在一起。

这需要一种能够处理三维结构的新型EDA设计软件。这些工具必须能够分析堆叠芯片之间垂直方向的热量和电流，而不仅仅是水平方向的。

结语

小型化、高速化和节能化电子产品的竞赛从未停止。而这场竞赛的核心正是半导体技术。它就像一台翻译机，将人类的智慧转化为硅芯片上的现实。

对于晶圆厂经理、设备工程师和研发团队而言，目标很明确：更紧密的集成。未来属于那些能够将数字设计世界与物理制造车间连接起来的人。无论是通过更完善的SECS/GEM实施、更智能的良率分析，还是人工智能驱动的工作流程，所需的工具都已准备就绪。